澳门永利

English
当前位置:首页 - ZUC算法 - 算法及实现文档

ZUC算法硬件实现参考数据

发布时间:2011-11-30|| 【关闭窗口】

根据ZUC算法说明1.5版本,DCS中心使用Verilog语言在FPGA上实现了以下ZUC IP,实现平台为

Virtex-5 xc5vlx110t-3ff1136,综合软件为ISE 11.5。所实现ZUC IP核的参考数据如下表所示:

 实现  资源消耗 最大工作频率  吞吐率  
精简实现IP  321 slices  172 MHz  5.5 Gbps 
 高速实现IP 575 slices  222 MHz  7.0 Gbps 

相关附件
版权信息 澳门永利官网
地址:北京市海淀区闵庄路甲89号4号楼 电话:010-82546536 010-82546537 京ICP备05046059号